混合键合（hybrid bonding）技术的优势：

       对于多芯片的异构集成与三维堆叠，芯片与芯片之间的触点尺寸决定着芯片间通讯的信号延迟与可靠性，更精细的触点能够满足更复杂的信号传递需求。因此，三维堆叠技术的发展也推动着芯片间电气互联间距的不断缩小化与精细化，如下图所示，随着三维堆叠技术的发展，芯片间电气互联尺寸的大小已经从早期的毫米级逐渐微缩到100nm级别。

而本文的主角，晶圆对晶圆的混合键合技术（Wafer to Wafer hybrid bonding, W2W bonding）处于下面技术路线图的最右端，能够提供更高的互联密度，更低的寄生电容，更小的阻容延迟。

CIS图像传感器：

       当前的W2W混合键合技术已经广泛应用在CIS堆叠式图像传感器中，将感光元件堆叠到信号处理线路上。下图给出了通过混合键合技术得到的索尼图像传感器剖面图。

       而长江存储的“看家利器”X-stacking技术，也是基于混合键合技术。长江存储将3D NAND的逻辑电路与存储单元（array）分别制作到两张晶圆上，而后通过利用X-stacking混合键合技术对两张晶圆进行堆叠，最终得到完整的3D NAND闪存芯片。下图为X-stacking技术示意图：

       而随着3D NAND堆叠层数越来越高，其制造难度也越来越大，因此，越来越多的制造商也选择通过分步制造而后再进行键合来降低闪存制造工艺难度。近期，闪存芯片市占率第一的三星也获得了长江存储基于混合键合的X-stacking技术的专利授权，以用于制造其3D NAND闪存芯片。下

算力时代的异构集成与先进封装：

       随着制程节点继续向着5 nm，3 nm乃至埃米级别推进，晶体管的尺寸已经逼近了物理极限。原子尺度上的电子运动的不确定性为纳米级晶体管制造带来了越来越多的麻烦。而在7 nm制程以后，制造单位面积集成电路的芯片所需要的成本也随之急剧上升。技术和经济上的困难，使得单纯通过微缩晶体管的尺寸来维持摩尔定律的路线逐渐难以为继。因此，业界为平衡先进芯片的功耗、性能、面积与成本，先进封装与三维集成技术被越来越多的引进到先进芯片的制造过程中。而混合键合技术作为缩短芯片间互联间距的关键技术，其在先进封装系统中的应用也越来越广泛。

       混合键合技术利用了“混合”的铜对铜（Cu-to-Cu）与介电质对介电质（dielectric-to-dielectric）键合，使用大马士革铜镶嵌（Cu damascene）工艺来定义键合表面，因此，相比用触点和焊球定义的键合表面，混合键合技术能够实现非常精细的互联间距的调节。

       当今的晶圆到晶圆混合键合工艺流程起始于两片已完成前段工艺（Front-End-Of-Line, FEOL）和后段工艺（Back-End-Of-Line, BEOL）的300毫米（12寸）晶圆。

流程的第一部分类似于晶圆上BEOL镶嵌工艺，其中在键合介电质层（主要使用SiO₂）中蚀刻出小腔体。这些腔体填充有阻挡层金属、籽晶层和铜。随后进行化学机械抛光（Chemical Mechanical Polishing, CMP）步骤，产生极其平坦的介电质表面，同时使铜触点（Cu pads）形成几纳米的凹陷（recess）。在精确对准之后，两片晶圆在室温下通过从晶圆中心接触进行实际键合。

       抛光后的两个晶圆表面由于极其平整的平面，会在晶圆之间形成弱相互吸引力（范德华力），进而产生键合波（bonding wave），使晶圆间隙从中心到边缘闭合，两片晶圆初步键合

在室温键合步骤之后，晶圆在更高温度下进行退火，使得介电质-介电质键合和铜-铜键合产生更牢固的化学键，进而提高键合力，最终完成键合。

设计改进以补偿缩放和对准限制
       imec研究人员首次提出了一种采用六边形网格（hexagonal grid）和圆形铜垫的测试载具设计，取代了传统的方形网格（square grid）配方形或圆形垫的设计。新设计具有多项优势。它允许铜垫以尽可能密集的方式排布，所有相邻垫之间的间距相等。因此，随着进一步缩放，这种配置更容易控制铜垫密度，同时最大化铜垫尺寸和间距。该团队还在研究使用等大铜垫设计或不等大铜垫设计的影响。在后者情况下，顶晶圆设计的关键铜垫尺寸小于底晶圆。不等大铜垫设计提供了一些优势，包括更大的键合套刻精度（overlay）容差、更低的寄生电容以及在小的互连节距下更高的介电质击穿强度。

精确控制表面形貌
       在两片晶圆键合之前，两者的表面必须极其平坦和洁净，以实现可靠的混合键合工艺。因此，化学机械抛光（CMP）是一个非常苛刻的工艺步骤。它同时确保了铜垫凹陷的均匀性，这意味着在键合前，铜会保持在介电质表面以下几纳米的位置。这是退火后获得无空洞（void-free）键合所必需的。通过将先进的CMP工艺与版图设计中的虚拟垫（dummy pads）相结合，研究人员成功地实现了在整个晶圆上精确控制铜垫高度和表面形貌。

SiCN介电质以实现更好的键合强度和可扩展性
       imec先前提出将SiCN作为小互连节距的首选介电质。与SiO₂表面相比，SiCN表面表现出更高的键合能（bonding energy）——意味着破坏键合需要更多的能量。此外，SiCN可作为铜的扩散阻挡层和晶圆钝化层，阻挡气体扩散，从而形成热稳定性更高的键合界面。这些特性在缩放混合键合互连节距时变得越来越重要。基于纳米压痕（nanoindentation）——一种评估键合强度的新兴技术——的测量结果证实，SiCN-SiCN键合强度显著优于SiO2-SiO2键合强度。高键合强度可在仅250°C的键合后退火后获得，并且在更高温度下不会退化。